La distinction fondatrice
Trois métiers, pas un
La conception, la fabrication en fonderie et l’assemblage-test sont des métiers distincts.
Cette filière forme au premier. Elle prépare un dossier de fabrication ; elle ne fabrique pas. Confondre les trois conduit à promettre une industrie du semi-conducteur quand on construit une compétence de conception — laquelle est déjà considérable, et déjà rare sur le continent.
Six niveaux, quarante-huit semaines
| Niveau | Compétence visée | Durée |
|---|---|---|
| P0 | Explorer — transistors, portes logiques, architectures et filière des semi-conducteurs | 4 semaines |
| P1 | Digital Circuit Builder — décrire, simuler et tester des circuits numériques en langage de description matérielle | 6 semaines |
| P2 | Processor Designer — concevoir un processeur élémentaire et le prototyper sur circuit programmable | 8 semaines |
| P3 | SoC & FPGA Engineer — intégrer processeur, mémoire, bus et périphériques en système sur puce | 10 semaines |
| P4 | ASIC & Silicon Engineer — synthèse, placement-routage, analyse temporelle, vérification physique | 10 semaines |
| P5 | Systems Architect — définir une architecture de puce et piloter la préparation à la fabrication | 10 semaines |
Ces durées sont des choix de conception pédagogique, non des durées certifiées, et n’incluent ni prérequis éventuels ni délais de fabrication.
La chaîne de conception
| Étape | Ce qui s’y fait |
|---|---|
| 1 | Architecture : spécification du jeu d’instructions et microarchitecture |
| 2 | Description matérielle du circuit |
| 3 | Vérification : simulation, tests, couverture |
| 4 | Synthèse logique |
| 5 | Conception physique : placement et routage |
| 6 | Vérification physique et temporelle : règles de dessin, correspondance schéma, analyses de temporisation |
| 7 | Préparation du dossier exigé par la fonderie |
Un flot pédagogique réussi ne garantit ni l’acceptation par une fonderie, ni la réussite d’une fabrication. Ce sont deux ordres de difficulté différents.
Les outils à étudier
| Domaine | Projets |
|---|---|
| Architectures ouvertes | RISC-V, OpenRISC |
| Cœurs et générateurs | Ibex, CV32E40P, Rocket Chip |
| Langages matériels | Verilog, SystemVerilog, VHDL, Chisel |
| Simulation et vérification | Verilator, Icarus Verilog, cocotb, GTKWave |
| Synthèse | Yosys |
| Conception physique | OpenROAD, OpenLane |
| Kits de conception expérimentaux | SKY130, GF180MCU |
| Inspection et vérification physique | KLayout, Magic |
| Prototypage sur circuit programmable | nextpnr, Project IceStorm, cartes compatibles |
| Logiciels embarqués | GCC RISC-V, QEMU, Zephyr |
Une confusion fréquente. RISC-V est une architecture de jeu d’instructions ouverte — cela ne rend pas automatiquement open source chaque processeur qui l’implémente. Vérifier séparément les licences, la compatibilité matérielle, les versions et les conditions d’utilisation de chaque outil, cœur et kit de conception.
Cinq projets proposés
- ·Processeur 32 bits — le concevoir, le vérifier, l’exécuter sur circuit programmable
- ·Contrôleur agricole — capteurs, acquisition de données, irrigation
- ·Composant cryptographique expérimental — étudier la sécurité matérielle ; aucune certification de sécurité n’est présumée
- ·Accélérateur d’inférence embarquée — expérimental
- ·Circuit intégré expérimental — préparé pour une éventuelle fabrication externe
Ces noms désignent des projets proposés, et non des produits existants ou des puces déjà fabriquées.
Trois laboratoires, et ce qu’ils supposent
| Laboratoire | Activités | Moyens à prévoir |
|---|---|---|
| Simulation et conception assistée | Description matérielle, simulation, synthèse, vérification | Postes de travail, stockage, outils ouverts |
| Circuits programmables | Prototypage et tests matériels | Cartes compatibles, alimentations, instruments |
| Circuits intégrés | Flot complet de conception et vérification | Ressources de calcul, outils, kits de conception autorisés |
Une feuille de route à cinq phases
Chaque phase a sa condition de passage. C’est ce qui distingue une trajectoire d’une liste d’intentions.
| Phase | Résultat attendu | Condition de passage |
|---|---|---|
| 1 | Premiers circuits simulés et testés | Encadrement et environnement reproductible |
| 2 | Processeur pédagogique fonctionnel sur carte | Cartes et instruments disponibles |
| 3 | Flot de conception et vérification documenté | Kits de conception et outils compatibles |
| 4 | Dossier de fabrication soumis à un partenaire | Accord de fonderie, budget et validation technique |
| 5 | Offre de formation et projets mutualisés | Partenariats et modèle économique établis |
La quatrième phase ne dépend pas de vous seul. Budget à établir sur devis ; la disponibilité et le prix d’un service de fabrication ne sont pas confirmés. Les trois premières phases, elles, sont entièrement réalisables avec des outils ouverts et des cartes du commerce.
L’écosystème à explorer
| Organisation | Objet |
|---|---|
| RISC-V International | Spécifications de l’architecture ouverte |
| CHIPS Alliance | Projets matériels ouverts |
Ces liens sont des ressources de découverte, non des partenariats conclus. Le kit de conception ouvert SKY130 est présenté comme expérimental : ses limites et ses conditions doivent être vérifiées avant tout projet industriel.
Les deux premières organisations figurent également dans la cartographie de l’open source, parmi les vingt-cinq structures qui gouvernent les projets ouverts.
Le laboratoire voisin
Le contrôleur agricole et l’accélérateur d’inférence embarquée rejoignent deux autres filières du dispositif : l’Agritech et l’intelligence artificielle.
L’auteur
Lionel Sakiti
Program Manager Cloud & IA souveraines. Il travaille sur les infrastructures de paiement, les programmes de cloud et d’intelligence artificielle souverains et la gouvernance des données dans la zone UEMOA.